Diseño y verificación VLSI de un contador asíncrono de 4 bits con el uso de herramientas de Synopsys y Xilinx

Resumen

En este trabajo se proponen dos flujos para realizar el diseño y simulación de un contador binario asíncrono de 4 bits, el primero de ellos generando el RTL a partir de un código VHDL estructural, realizando la simulación funcional e implementación en una tarjeta FPGA (field programmable gate array) Spartan-3E, y empleando las herramientas de Xilinx para diseño digital. El segundo flujo fue desarrollado con las herramientas de la plataforma Synopsys, basados en el flujo de diseño propuesto, que inicia desde un nivel de abstracción bajo enfocado en transistores para continuar ascendiendo a un nivel más complejo hasta obtener el circuito digital con sus respectivas simulaciones e implementación. El objetivo principal es apropiar estas herramientas al aplicar el flujo de diseño digital y diseño a nivel microelectrónico, tomando como caso de estudio un circuito de lógica secuencial, llevándolo desde su descripción funcional hasta la implementación en una FPGA. Igualmente, se propone el trabajo desarrollado como base para realizar el posterior layout del circuito integrado digital con el uso de las librerías de Synopsys basadas en tecnología CMOS (complementary metal oxide semiconductor) de 90 nm y, de esta manera, promover el diseño en microelectrónica en las universidades colombianas y, en especial, en el pregrado en Ingeniería Electrónica de la Universidad Central.